Ja, die haben ab Sockel 939 den HTT-Takt auf 1000 MHz erhöht, also um einen LTD-Multiplikator. (5x200) Das hat auch weniger mit dem Speicher zu tun, sondern ist die Anbindung zur Southbridge und zum Rest des Systems. Auch wurde seit Sockel 939 ein 128bit-Speicherinterface ermöglicht. Der Speicher taktet auch weiterhin 200 MHz als Standardtakt.
HTT=insgesamter Referenztakt (5x200 MHz = 200 MHz)
HT=HyperTransport-Link zum Speicher mit 200 MHz Standard
Die Northbridge viel weg durch integrierten Speichercontroller, deswegen jetzt das Denkchaos.
Der Prozessor ist seit dem Athlon64 auch wirklich das Herz des Systems und hat überall direkte Verbindung zum Rest des Systems.
Der Prozessor ist direkt mit dem Speicher verbunden und er ist separat direkt mit der Southbridge (Verbindung und Verwaltung zum PCI-BUS, PCIe-Bus, IDE-Kanäle...) verbunden. Bei Deinem System geht alles über die "Northbridge", wo auch der Speichercontroller sitzt und so die "Zentrale" des ganzen Bussystems darstellt, wo alle Wege hinführen und dann erst zum Prozessor. Denn da war z.B. der Speicher noch nicht direkt mit dem Prozessor verbunden.
Hier gute Erläuterungen:
http://www.ra.informatik.uni-stuttgart.de/~bergmats/cpuseminar/cpuseminar_07p.pdf
